硅谷杂志：探秘远程自动化检测与报警系统设计 |
| 2012-12-14 16:02 作者：www.guigu.org 来源：硅谷网 HV： 编辑： 【搜索试试】
|
|
【硅谷网文】据《硅谷》杂志2012年第19期刊文，介绍一种基于uCOS-II构建的综合信息传输平台自动化检测系统的设计过程，给出以FPGA为核心的系统硬件设计结构。利用AlteraSOPC（systemonprogrammablechip）技术，在FPGA内部构建NiosIICPU，并内嵌实时内核uC/OS-II，由uC/OS-II完成对网络控制器DM9000A以及整个系统的任务调度和管理，完成对综合信息传输平台设备状态的远程实时检测和故障报警功能。
关键词：FPGA；SOPC；uC/OS-II；IEEE802.3标准；自动化检测；报警
0引言
综合信息传输平台是各类大型数据传输系统的中枢通道，承担了大量关键数据信息的传输和交换任务，其故障将直接影响区域通信质量，甚至造成通信中断和瘫痪[1]。在实际工作中对设备运行状况做到不间断监测，进行性能指标测试，并及时发现和处理故障就非常重要。但由于受设计条件限制，目前对综合信息传输平台的性能检测主要采用人工定期测量的办法，通过误码仪、示波器等仪器长期监测业务端口数据，来判断设备性能。由于通用的测试仪器不具备设备故障自动记录及报警等功能，没有实现真正意义上的自动化故障检测和报警等功能。因此，有必要研制专门的自动化检测设备，实时检测综合信息传输平台业务传输性能，从而实时掌握传输平台设备的总体性能，为系统运行规律提供参考依据。
随着可编程技术的飞速发展，FPGA等可编程芯片集成了CPU等各类内核，为实现片上可编程系统提供了强大的硬件支持；μC/OS-II是一个基于抢占式的实时多任务内核，具有可固化、可剪裁、高稳定性和可靠性等突出优点，在世界范围内得到广泛的使用[2]。在自动化检测报警系统中嵌入μC/OS-II内核，将使系统设计变得非常简便、灵活，具有设计简便、使用灵活、性能稳定等特点。
1系统总体设计
目前，综合信息传输平台系统主用业务为RS和E1/V35业务，均为RS422电平标准，而且RS业务和E1/V35业务为综合信息传输平台低速业务，其性能参数能够代表整个系统性能参数，而且系统异常也会首先体现在这两种业务上，因此，系统主要针对综合信息传输平台RS422电平标准的RS业务和E1/V35业务传输性能的实时检测方法进行研究。其主要工作流程为：模拟业务信号产生----接入综合信息传输平台系统----接收采集返回信----进行数据分析，提取综合信息传输平台性能参数，包括传输时延和误码率。在性能参数劣于设定的门限值时，触发报警模块，提醒岗位人员及时处置。
根据功能需求，提出以下主要技术指标：
1）检测通道：2路
2）模拟信号类型：E1/V35RS
3）采样率：50MHz（测试分辨率20ns）
根据综合信息传输平台系统特点和自动化检测报警系统功能，设计本系统总体结构如图1所示。
图1系统总体结构框图
图1中，网络设备为各类路由器、交换机设备，为独立于综合信息传输平台系统的网络传输设备。检测服务器运行自动化检测报警应用程序，进行自动化检测控制、数据实时显示和故障实时报警等功能，系统运行时，检测服务器与各个数字采集发送板间利用TCP/IP协议建立连接，分别通过不同端口进行数据传输通信，完成综合信息传输平台性能参数的实时传输。本设计的关键是如何实现数字采集发送板模拟业务信号发送、接收、数据分析以及网络传输功能。
2系统硬件设计
系统硬件设计主要是指数字采集发送板的设计。数字采集发送板主要完成综合信息传输平台模拟业务信号的产生和采集接收、数据分析和网络数据传输功能。硬件设计的内容主要包括构建硬件平台和硬件功能的实现两个方面。
2.1构建硬件平台
随着可编程技术快速发展，可编程逻辑器件在成本、功耗、容量等方面不断优化，其应用市场开始从传统高端工业控制、高性能通信系统向更广阔的嵌入式领域渗透。鉴于其拓展性和高性能，本设计采用可编程逻辑器件FPGA作为硬件平台的核心，由计算机接口模块、时钟模块、输入输出控制模块等单元模块构成，通过网络接口与网络交换机互连。由于被测综合信息传输平台系统业务接口电平为RS-422，而FPGA芯片不具备RS-422电平I/O口，因此，系统硬件平台的输入输出接口采用RS422->TTL转换模块；为了能够实现远程自动化检测功能，计算机接口模块采用以太网接口方式。其连接结构如图2所示。
图2系统硬件结构图
系统采用FPGA为硬件平台核心，完成各项设计功能。目前市场上成品可编程逻辑器件有好几百种，根据性能特点可以用于不同场合，兼顾系统功能需求和成本考虑，本设计选用AlteraCycloneII型FPGA。CycloneII器件采用通过了TSMC验证的90nm低K介电质的成本优化架构，具有低K值、全铜层、1.2伏SRAM工艺设计，容量从4，608至68，416个逻辑单元（LE），是第一代Cyclone器件的三倍；同时，CycloneII器件具有达150个嵌入18×18乘法器，消除了由复杂算法计算所导致的性能瓶颈，能用CycloneII器件作为FPGA协处理器；此外，CycloneII器件支持NiosII系列嵌入式处理器，在CycloneII器件中实现NiosII嵌入式处理器，能够以超优的性价比在逻辑上实现超过100DMIPS的性能。
另外，自动化检测系统与检测服务器间采用IEEE802.3标准进行数据通信，由于该标准的实现非常复杂，本系统采用专用网络控制芯片DM9000A作为网络接口模块，用以简化设计过程。DM9000A是一款高速以太网接口芯片，由台湾DAVICOM公司生产，它具有以下特点：一是具有3.3V工作电压和LQFP的芯片封装，支持10M/100M网络，非常适合应用在嵌入式系统中；二是内部带有接收发送的FIFO缓存功能，支持8/16bit双工作模式；三是可以进行TCP/IP加速，支持直接互连自动翻转功能，整机效能高；四是遵循802.3传输协议，I/O读写时间只有10ns，具备自动初始化功能，运行速度较快。同时，DM9000A外部总线接口符合ISA标准，可以与FPGA按照ISA设计方法实现互联，其硬件连接原理如图3所示[4]。
图3DM9000A与FPGA接口示意图
2.2实现硬件功能
硬件设计主要完成两个任务，一个是对综合信息传输平台能够自动进行性能指标测试，另一个是对监测结果和预警信号及时通过网络传输发布，具体实现由FPGA内部的硬件配置程序来完成。根据实现过程，主要分为性能测试模块和网络设计模块。
2.2.1性能测试模块[5]
性能测试主要是对综合信息传输平台系统传输时延和误码性能的测试。根据综合信息传输平台业务特点和系统实现复杂度，本系统设计采用脉冲法测时延。
脉冲法测时延方法的基本原理为：数字采集发送板首先向综合信息传输平台系统发送固定个数、固定脉宽的脉冲序列信号，接收电路根据接收到的脉冲个数和脉宽分布情况，确定信号是否传输正确，进而确定传输误码率情况；利用计数器对发送序列与接收序列时延进行计数获取时延值，其方法和设计原理分别如图4、图5所示。
图4脉冲式时延测试方法原理图
图5脉冲式时延测试设计原理图
2.2.2网络设计模块
网络设计模块的实现比较复杂，需要首先进行操作系统搭建，在FPGA内部构建NiosIICPU和uC/OS-II内核，并完成各类外部控制器模块的架构。
根据前文所述系统功能及硬件架构，采用Altera公司生产的QuartusIISOPCBuilder作为运行平台，进行操作系统搭建，具体设计NiosII系统架构如图6所示[6]。
图6NiosII系统结构图
图6中，NiosIICPU、EPCS控制器、定时器以及各类接口控制器]均由SOPCBuilder内部提供[7]，DM9000A接口控制器使用自定义的逻辑设计和外部接口，它和其他接口控制器一样与NiosIICPU核通过Avalon总线相连。NiosIICPU内嵌实时内核uC/OS-II，采用编程工具NiosIIIDE，利用多线程技术在uC/OS-II中编写各模块控制程序，各类模块间采用多线程同步工作，实现了对外围模块的实时控制和数据传输，完成对综合信息传输平台设备的实时远程自动化性能检测任务。实时内核uC/OS-II的工作流程如图7所示。
图7实时内核uC/OS-II工作流程图
图7中，uC/OS-II提供了多种任务管理函数，能够方便地调用，对任务进行管理。系统采用uC/OS-II完成对DM9000A的初始化、收包、发包控制。在系统上电时，uC/OS-II通过AVALON总线配置DM9000A内的NCR、ISR，随后，DM9000A处于等待数据收发状态。当DM9000A要向网络中发送数据时，先将待发送数据按照一定的格式封装成IP包并填充到DM9000A的发送缓存中，然后填充各类数据信息寄存器，随后发送写使能命令，DM9000A将缓存的数据和数据帧信息按照TCP/IP协议标准进行MAC组帧，并发送出去。然后填充数据长度等相关信息到DM9000A的相应寄存器内，随后发送使能命令，DM9000A根据TCP/IP协议标准，将缓存的数据和数据帧信息进行MAC组帧，并发送出去。当DM9000A检测到外部网络数据时，先进行数据帧正确性判断，如果经CRC数据校验错误，则将该帧数据丢弃，若校验真确则将数据帧缓存其内RAM中，并对处理器发出中断通知，当处理器收到中断标志位后，把DM9000A接收RAM的数据读出进行处理[8]。
uC/OS-II在进行初始化时创建以上各个线程，由内核系统进行任务线程间的实时调度，以使各个任务线程间正确、有序的运行[9]。当接收到网络数据时，根据接收数据的不同类型，启动网络套接字监听函数或者网络命令处理函数进行网络连接处理或者进行综合信息传输平台性能检测，获取综合信息传输平台性能参数，并将数据按照一定格式发出。这里利用UNIXSocket基本库函数sss_handle_receive()、sss_handle_accept()、sss_handle_send()，在NiosIIIDE中应用C语言加以自定义，sss_handle_accept()定义为处理网络连接请求函数，sss_handle_receive()定义为处理接收到的网络命令函数；sss_handle_send()定义为一定格式数据发出函数，负责检测服务器的网络连接和处理数据交换请求。
3界面软件设计
交互式界面软件是设备操作人员监控的核心内容，也是整个系统极为重要的组成部分，主要具备网络数据读取、分析以及预警状态显示等功能，在出现设备故障或性能下降时及时告警，通知设备管理操作人员及时处置。
系统应用软件的实现采用NI公司的虚拟仪器编程语言LabWindows/CVI。LabWindows/CVI提供了一个高效开发环境，帮助开发者设计一个软件定义的自动化测试系统，并且提供可靠的测试和测量解决方案，同时确保了ANSIC开发者的反向兼容性[9]。客户端软件用户界面设计如图8所示，具有灵活的操作方式和友好的人机界面。通过该软件，设备管理操作可以直观的了解综合信息传输平台设备时延、误码情况，在设备出现异常时，及时通过报警声音、程控电话及广播等多种方式实施报警，提醒设备管理操作及时加以干预处理；另外，软件提供测试报告自动生成等功能，经过90余天试验应用，系统稳定可靠。
图8软件用户界面示意图
4结束语
本文介绍的综合信息传输平台远程自动化检测与报警系统采，充分考虑经济性、实用性和推广性等要求，以高性能CycloneIIFPGA为硬件平台，以嵌入式uC/OS-II为操作系统平台，减小了开发复杂度，增强了系统设计的灵活性和适应性。采用DM9000A实现了远程网络化性能检测功能，使得开发的系统具有可视化和可移植的特点，具有广泛的工业应用领域和较高的工程实用价值。经过某测量船综合信息传输平台系统在试验中应用，评估历次任务数据，该系统数据精度高，可靠性强，在综合信息传输平台设备的性能测试、故障排查等方面发挥了重要作用，取得良好效果。
作者简介：
梁光斌（1976-），男，汉族，上海交通大学通信工程专业研究生；刘明波（1985-），男，汉族，中国卫星海上测控部工程师。
|
|
|
|
【对“硅谷杂志：探秘远程自动化检测与报警系统设计”发布评论】 |
版权及免责声明：
① 本网站部分投稿来源于“网友”，涉及投资、理财、消费等内容，请亲们反复甄别，切勿轻信。本网站部分由赞助商提供的内容属于【广告】性质，仅供阅读，不构成具体实施建议，请谨慎对待。据此操作，风险自担。
② 内容来源注明“硅谷网”及其相关称谓的文字、图片和音视频，版权均属本网站所有，任何媒体、网站或个人需经本网站许可方可复制或转载，并在使用时必须注明来源【硅谷网】或对应来源，违者本网站将依法追究责任。
③ 注明来源为各大报纸、杂志、网站及其他媒体的文章，文章原作者享有著作权，本网站转载其他媒体稿件是为传播更多的信息，并不代表赞同其观点和对其真实性负责，本网站不承担此类稿件侵权行为的连带责任。
④ 本网站不对非自身发布内容的真实性、合法性、准确性作担保。若硅谷网因为自身和转载内容，涉及到侵权、违法等问题，请有关单位或个人速与本网站取得联系（联系电话：01057255600），我们将第一时间核实处理。
|
|
|
|
